มีรายงานจาก IBM และ Samsung ที่กล่าวว่าพวกเขาได้สร้างความก้าวหน้าในการออกแบบเซมิคอนดักเตอร์ ซึ่งในวันแรกของการประชุม IEDM ในซานฟรานซิสโก ทั้งสองบริษัทได้เปิดตัวการออกแบบใหม่สำหรับทรานซิสเตอร์แบบเรียงซ้อนในแนวตั้งบนชิป โดยโปรเซสเซอร์ปัจจุบัน และ SoC ทรานซิสเตอร์จะวางราบบนพื้นผิวของชิปเซ็ต จากนั้นกระแสไฟฟ้าจะไหลจากด้านหนึ่งไปอีกด้านหนึ่ง แต่ในทางตรงกันข้าม Vertical Transport Field Effect Transistors (VTFET) จะตั้งฉากกันและกระแสจะไหลในแนวตั้งแทน

ซึ่งตามที่ IBM และ Samsung ประกาศ การออกแบบใหม่นี้มีข้อดี 2 ประการ ประการแรก จะช่วยให้พวกเขาข้ามข้อจำกัดด้านประสิทธิภาพหลายอย่างเพื่อขยายกฎของมัวร์เกินกว่าเกณฑ์ 1 นาโนเมตร ที่สำคัญกว่านั้น การออกแบบใหม่ทำให้สิ้นเปลืองพลังงานน้อยลงด้วยกระแสไฟที่มากขึ้น พวกเขาประเมินว่า VTFET จะนำไปสู่การพัฒนาโปรเซสเซอร์ที่เร็วกว่าเดิมสองเท่าและใช้พลังงานน้อยกว่าชิปที่ออกแบบด้วยทรานซิสเตอร์ FinFET ถึง 85 เปอร์เซ็นต์

โดย IBM และ Samsung อ้างว่ากระบวนการใหม่นี้ในวันหนึ่งอาจทำให้โทรศัพท์สามารถชาร์จครั้งเดียวแต่ใช้ได้นานเป็นสัปดาห์ รวมถึงยังสามารถทำงานที่ใช้พลังงานสูงได้ เช่น การขุดคริปโต แถมประหยัดพลังงานมากขึ้น และส่งผลกระทบต่อสิ่งแวดล้อมน้อยลง

IBM และ Samsung ยังไม่ได้ระบุว่าการออกแบบนี้จะมีการทำการตลาดเชิงพาณิชย์ตอนไหน และพวกเขาไม่ใช่บริษัทเดียวที่พยายามก้าวข้ามกำแพงขนาด 1 นาโนเมตร ในเดือนกรกฎาคมที่ผ่านมา Intel เคยกล่าวว่ามีเป้าหมายที่จะทำให้การออกแบบชิป angstrom-scale เสร็จสิ้นภายในปี 2024 บริษัท วางแผนที่จะบรรลุความสำเร็จโดยใช้โหนด "Intel 20A" และทรานซิสเตอร์ RibbonFET ใหม่ด้วยเช่นกัน

source: gsmarena